IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of

Munehiro ITO

Date:

November 24, 2003

Serial No.:

Group Art Unit:

Filed:

Examiner:

For:

METHOD FOR TESTING SEMICONDUCTOR MEMORY DEVICE

AND TEST CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

SUBMISSION OF PRIORITY DOCUMENT

Sir:

In accordance with 35 U.S.C. §119, Applicant confirms the prior request for priority under the International Convention and submits herewith a certified copy of the following document in support of the claim:

JAPANESE PATENT APPLICATION No. 2002-349275 FILED NOVEMBER 29, 2002

EXPRESS MAIL CERTIFICATE

I hereby certify that this correspondence is being deposited with the United States Postal Service as Express Mail Post Office to Addressee (mail label #EV342534959US) in an envelope addressed to: Mail Stop Patent Application, Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450, on November 24 2003:

DOROTHY JENKINS

Name of Person-Mailing Correspondence

Date of Signature

RCF:cg

Respectfully submitted,

Robert C. Faber

Registration No.: 24,322

OSTROLENK, FABER, GERB & SOFFEN, LLP

1180 Avenue of the Americas New York, New York 10036-8403

Telephone: (212) 382-0700

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月29日

出 願 番 号 Application Number:

特願2002-349275

[ST. 10/C]:

Applicant(s):

[JP2002-349275]

出 願 人

NECエレクトロニクス株式会社

2003年10月 8日

特許庁長官 Commissioner, Japan Patent Office 今井康



ページ: 1/E

【書類名】 特許願

【整理番号】 75410135

【提出日】 平成14年11月29日

【あて先】 特許庁長官殿

【国際特許分類】 G11C 29/00

【発明者】

【住所又は居所】 神奈川県川崎市中原区下沼部1753番地 NECエレ

クトロニクス株式会社内

【氏名】 伊藤 宗広

【特許出願人】

【識別番号】 302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【代理人】

【識別番号】 100099830

【弁理士】

【氏名又は名称】 西村 征生

【電話番号】 048-825-8201

【手数料の表示】

【予納台帳番号】 038106

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【物件名】 委任状 1

【援用の表示】 平成14年11月22日提出の包括委任状を援用する。

【プルーフの要否】 要



【発明の名称】 半導体記憶装置のテスト方法、半導体記憶装置のテスト回路、 半導体記憶装置及び半導体装置

【特許請求の範囲】

【請求項1】 外部クロックの周波数の n 倍 (n は自然数) の周波数を有し、前記外部クロックに同期した高速クロックに同期して、半導体記憶装置の記憶部に書き込むべき 1 ビット分のデータの記憶領域を指定するために供給される外部アドレスを含む n 個の内部アドレスを発生するとともに、前記高速クロックに同期して n 個の前記内部アドレスに対応した n ビットの内部ライトデータを発生して前記記憶部に書き込む第1のステップと、

前記記憶部から読み出すべき1ビット分のデータの記憶領域を指定するために 供給される外部アドレスをラッチし、前記外部アドレスを含むn個の内部アドレスを前記高速クロックに同期して発生するとともに、前記高速クロックに同期してn個の前記内部アドレスに対応したnビットの内部リードデータを前記記憶部から読み出し、n個の前記内部アドレスのうち、ラッチした前記外部アドレスと一致した前記内部アドレスに対応した前記内部リードデータを出力する第2のステップと

を有することを特徴とする半導体記憶装置のテスト方法。

【請求項2】 前記第2のステップでは、n個の前記内部アドレスのうち、ラッチした前記外部アドレスと一致し、かつ、前記高速クロックに同期した1個の前記内部アドレスに応じて前記記憶部から読み出された1ビットの前記内部リードデータを出力することを特徴とする請求項1記載の半導体記憶装置のテスト方法。

【請求項3】 n個の前記内部アドレスは、前記外部アドレスからその番地を順次インクリメントして生成する第1のアドレス生成方法、前記外部アドレスからその番地を順次デクリメントして生成する第2のアドレス生成方法、前記外部アドレスを含むn個ごとに区切られた範囲内で生成する第3のアドレス生成方法のいずれかで生成されることを特徴とする請求項1又は2記載の半導体記憶装置のテスト方法。

2/

【請求項4】 nビットの前記内部ライトデータは、値「1」をn個連続して生成する第1のデータ生成方法、値「0」をn個連続して生成する第2のデータ生成方法、交互に値「1」と値「0」とをこの順序で繰り返して生成する第3のデータ生成方法、交互に値「0」と値「1」とをこの順序で繰り返して生成する第4のデータ生成方法のいずれかで生成されることを特徴とする請求項1乃至3のいずれか1に記載の半導体記憶装置のテスト方法。

【請求項5】 外部クロックの周波数のn倍(nは自然数)の周波数を有し、前記外部クロックに同期した高速クロックを発生する高速クロック発生回路と

半導体記憶装置の記憶部に書き込むべき1ビット分のデータの記憶領域を指定するために供給される第1の外部アドレスを含むn個の第1の内部アドレスを前記高速クロックに同期して発生するとともに、前記記憶部から読み出すべき1ビット分のデータの記憶領域を指定するために供給される第2の外部アドレスをラッチしてラッチアドレスとして出力し、前記第2の外部アドレスを含むn個の第2の内部アドレスを前記高速クロックに同期して発生する高速アドレス発生回路と、

前記高速クロックに同期してn個の前記第1の内部アドレスに対応したnビットの内部ライトデータを発生して前記記憶部に供給するとともに、前記高速クロックに同期して前記記憶部から読み出されたnビットの内部リードデータのうち、n個の前記第2の内部アドレスの中で前記ラッチアドレスと一致した前記第2の内部アドレスに対応した前記内部リードデータを出力する高速データ発生回路と

を備えていることを特徴とする半導体記憶装置のテスト回路。

【請求項6】 前記高速データ発生回路は、n個の前記内部アドレスの中で前記ラッチアドレスと一致し、かつ、前記高速クロックに同期した1個の前記内部アドレスに応じて前記記憶部から読み出された1ビットの前記内部リードデータを出力することを特徴とする請求項5記載の半導体記憶装置のテスト回路。

【請求項7】 前記高速アドレス発生回路は、n個の前記内部アドレスを、前記外部アドレスからその番地を順次インクリメントして生成する第1のアドレ

ス生成方法、前記外部アドレスからその番地を順次デクリメントして生成する第2のアドレス生成方法、前記外部アドレスを含むn個ごとに区切られた範囲内で生成する第3のアドレス生成方法のいずれかにより生成することを特徴とする請求項5又は6記載の半導体記憶装置のテスト回路。

【請求項8】 前記高速データ発生回路は、nビットの前記内部ライトデータを、値「1」をn個連続して生成する第1のデータ生成方法、値「0」をn個連続して生成する第2のデータ生成方法、交互に値「1」と値「0」とをこの順序で繰り返して生成する第3のデータ生成方法、交互に値「0」と値「1」とをこの順序で繰り返して生成する第4のデータ生成方法のいずれかにより生成することを特徴とする請求項5乃至7のいずれか1に記載の半導体記憶装置のテスト回路。

【請求項9】 前記高速アドレス発生回路は、外部アドレス取込・ラッチ回路と、内部アドレス発生回路とを備え、

前記外部アドレス取込・ラッチ回路は、前記外部アドレスを取り込み、ラッチ して前記ラッチアドレスとして前記高速データ発生回路に供給するとともに、前 記取り込んだ前記外部アドレスを前記内部アドレス発生回路に転送し、

前記内部アドレス発生回路は、前記外部アドレス取込・ラッチ回路から供給される前記外部アドレスを含むn個の前記内部アドレスを前記高速クロックに同期して発生する

ことを特徴とする請求項5乃至8のいずれか1に記載の半導体記憶装置のテスト回路。

【請求項10】 請求項5乃至9のいずれか1に記載の半導体記憶装置のテスト回路を備えていることを特徴とする半導体記憶装置。

【請求項11】 請求項5乃至9のいずれか1に記載の半導体記憶装置のテスト回路を備えていることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体記憶装置のテスト方法、半導体記憶装置のテスト回路、半

導体記憶装置及び半導体装置に関し、詳しくは、半導体記憶装置にデータを正常に書き込み及び読み出しをすることができるか否かをテストする半導体記憶装置のテスト可路、半導体記憶装置のテスト回路を備えた半導体記憶装置及び、このテスト回路、半導体記憶装置、CPU(中央処理装置)、複数個の入出力手段等をバスを介して接続して構成したシステムを1個の半導体チップ内に組み込んだSOC(System On a Chip)(商標名)等の半導体装置に関する。

[0002]

【従来の技術】

図8は従来の半導体記憶装置のテスト方法を適用した半導体装置の一部の構成 例を示すブロック図である(例えば、特許文献1参照。)。

この例の半導体装置は、位相同期ループ回路(PLLC; Phase Locked Loop Circuit) 1 と、アドレス発生回路(AGC; Address Generating Circuit) 2 と、データ発生回路(DGC; Data Generating Circuit) 3 と、同期型SR AMマクロ4と、データ比較回路(DC; Data Comparator) 5 と、スイッチ6~10とを有している。スイッチ6~10は、この例の半導体装置が通常動作時にすべてオンし、テスト時にすべてオフする。PLLC1は、テスト時に、外部クロックECKの周波数の4倍の周波数を有する内部クロックICKを発生する。AGC2は、テスト時に、SRAMマクロ4に供給すべきnビット(nは自然数)のアドレスA0~Anのうち、下位2ビット分を内部クロックICKに同期して発生する。

[0003]

DGC3は、テスト時に、内部クロックICKに同期して、外部から供給される外部データEDTに対応した内部データIDTを発生する。同期型SRAMマクロ4は、テスト時に、外部から供給されるライトイネーブル信号WEに基づいて、DGC3から供給される内部データIDTを、外部から供給される上位(n-2)ビットのアドレスA2~An及びAGC2から供給される下位2ビットのアドレスA0、A1に対応した記憶領域に、内部クロックICKに同期して記憶する。DC5は、テスト時に、同期型SRAMマクロ4から読み出された出力デ

ータと、外部から供給される期待値パターンとを比較し、出力データが、0と1 の交互の列であり、かつ、その先頭データが期待値パターンと一致しているか否 かを判定し、判定結果TRを出力する。

[0004]

【特許文献1】

特開平7-78495号公報(第2-3頁、図1)

[0005]

【発明が解決しようとする課題】

ところで、半導体記憶装置は、年々記憶容量が増大する傾向にあり、それに伴ってチップ面積が増大するとともに、パターンの微細化が進んでいるため、1個の半導体記憶装置内でデータの書き込み・読み出しが正常に行えない欠陥メモリセルの発生を皆無にすることは困難になってきている。

このため、従来では、半導体記憶装置内に必要な記憶容量よりも余分にメモリセル(冗長メモリセル)の列及び行を設け、電気的特性等を検査するプローブテスト工程において、欠陥メモリセルを含む列又は行を冗長メモリセルの列又は行に置換するメモリセルの救済が行われている。これにより、半導体記憶装置の製品としての歩留まりの向上が図られている。

上記欠陥メモリセルから冗長メモリセルへの置換を行うためには、半導体記憶装置の各メモリセルごとにデータの書き込み・読み出しを行って正常なメモリセルか欠陥メモリセルかを判定する必要がある。

[0006]

ところが、上記した従来の半導体記憶装置のテスト方法では、DC5において、同期型SRAMマクロ4から読み出された4ビットの出力データと、外部から供給される4ビットの期待値パターンとを比較して一致しているか否かを判定している。このため、4ビットの出力データが4ビットの期待値パターンと不一致であると判定されても、当該4ビットの出力データに対応した4個のメモリセルのいずれのメモリセルが使用不能(フェイル(fail))であるかを判断することができないという欠点があった。この結果、上記した従来の半導体記憶装置のテスト方法は、上記したプローブテスト工程に用いることができない。

[0007]

この点、半導体記憶装置の内部で用いられている高速な内部クロックICKと同一のクロックに同期して外部から1つずつアドレスを供給することにより1ビットずつデータの書き込み・読み出しを行って対応した1個のメモリセルが使用可能(パス(pass))か使用不能(フェイル(fail))かを高速に判断することが考えられる。しかし、上記したプローブテスト工程においては、半導体記憶装置が多数形成された半導体ウェハのいずれの半導体記憶装置のいずれのメモリセルが欠陥メモリセルであるかについて演算処理してフェイルメモリと呼ばれる記憶手段に記憶する必要がある。したがって、このような高速なテスト方法は、上記演算処理が間に合わないため、上記したプローブテスト工程に用いることができない。

[0008]

この発明は、上述の事情に鑑みてなされたもので、低速な外部クロックを逓倍 した高速な内部クロックを用いた場合であっても、1つの外部アドレスに対しー 対一に対応した読み出しデータを得ることができる半導体記憶装置のテスト方法 、半導体記憶装置のテスト回路、半導体記憶装置及び半導体装置を提供すること を目的としている。

[0009]

【課題を解決するための手段】

上記課題を解決するために、請求項1記載の発明に係る半導体記憶装置のテスト方法は、外部クロックの周波数のn倍(nは自然数)の周波数を有し、上記外部クロックに同期した高速クロックに同期して、半導体記憶装置の記憶部に書き込むべき1ビット分のデータの記憶領域を指定するために供給される外部アドレスを含むn個の内部アドレスを発生するとともに、上記高速クロックに同期してn個の上記内部アドレスに対応したnビットの内部ライトデータを発生して上記記憶部に書き込む第1のステップと、上記記憶部から読み出すべき1ビット分のデータの記憶領域を指定するために供給される外部アドレスをラッチし、上記外部アドレスを含むn個の内部アドレスを上記高速クロックに同期して発生するとともに、上記高速クロックに同期してn個の上記内部アドレスに対応したnビッ

トの内部リードデータを上記記憶部から読み出し、n個の上記内部アドレスのうち、ラッチした上記外部アドレスと一致した上記内部アドレスに対応した上記内部リードデータを出力する第2のステップとを有することを特徴としている。

[0010]

また、請求項2記載の発明は、請求項1記載の半導体記憶装置のテスト方法に係り、上記第2のステップでは、n個の上記内部アドレスのうち、ラッチした上記外部アドレスと一致し、かつ、上記高速クロックに同期した1個の上記内部アドレスに応じて上記記憶部から読み出された1ビットの上記内部リードデータを出力することを特徴としている。

$[0\ 0\ 1\ 1]$

また、請求項3記載の発明は、請求項1又は2記載の半導体記憶装置のテスト 方法に係り、n個の上記内部アドレスは、上記外部アドレスからその番地を順次 インクリメントして生成する第1のアドレス生成方法、上記外部アドレスからそ の番地を順次デクリメントして生成する第2のアドレス生成方法、上記外部アド レスを含むn個ごとに区切られた範囲内で生成する第3のアドレス生成方法のい ずれかで生成されることを特徴としている。

[0012]

また、請求項4記載の発明は、請求項1乃至3のいずれか1に記載の半導体記憶装置のテスト方法に係り、nビットの上記内部ライトデータは、値「1」をn個連続して生成する第1のデータ生成方法、値「0」をn個連続して生成する第2のデータ生成方法、交互に値「1」と値「0」とをこの順序で繰り返して生成する第3のデータ生成方法、交互に値「0」と値「1」とをこの順序で繰り返して生成する第4のデータ生成方法のいずれかで生成されることを特徴としている

[0013]

また、請求項5記載の発明に係る半導体記憶装置のテスト回路は、外部クロックの周波数のn倍(nは自然数)の周波数を有し、上記外部クロックに同期した高速クロックを発生する高速クロック発生回路と、半導体記憶装置の記憶部に書き込むべき1ビット分のデータの記憶領域を指定するために供給される第1の外

部アドレスを含む n 個の第1の内部アドレスを上記高速クロックに同期して発生するとともに、上記記憶部から読み出すべき 1 ビット分のデータの記憶領域を指定するために供給される第2の外部アドレスをラッチしてラッチアドレスとして出力し、上記第2の外部アドレスを含む n 個の第2の内部アドレスを上記高速クロックに同期して発生する高速アドレス発生回路と、上記高速クロックに同期して n 個の上記第1の内部アドレスに対応した n ビットの内部ライトデータを発生して上記記憶部に供給するとともに、上記高速クロックに同期して上記記憶部から読み出された n ビットの内部リードデータのうち、 n 個の上記第2の内部アドレスの中で上記ラッチアドレスと一致した上記第2の内部アドレスに対応した上記内部リードデータを出力する高速データ発生回路とを備えていることを特徴としている。

[0014]

また、請求項6記載の発明は、請求項5記載の半導体記憶装置のテスト回路に係り、上記高速データ発生回路は、n個の上記内部アドレスの中で上記ラッチアドレスと一致し、かつ、上記高速クロックに同期した1個の上記内部アドレスに応じて上記記憶部から読み出された1ビットの上記内部リードデータを出力することを特徴としている。

[0015]

また、請求項7記載の発明は、請求項5又は6記載の半導体記憶装置のテスト 回路に係り、上記高速アドレス発生回路は、n個の上記内部アドレスを、上記外 部アドレスからその番地を順次インクリメントして生成する第1のアドレス生成 方法、上記外部アドレスからその番地を順次デクリメントして生成する第2のア ドレス生成方法、上記外部アドレスを含むn個ごとに区切られた範囲内で生成す る第3のアドレス生成方法のいずれかにより生成することを特徴としている。

[0016]

また、請求項8記載の発明は、請求項5乃至7のいずれか1に記載の半導体記憶装置のテスト回路に係り、上記高速データ発生回路は、nビットの上記内部ライトデータを、値「1」をn個連続して生成する第1のデータ生成方法、値「0」をn個連続して生成する第2のデータ生成方法、交互に値「1」と値「0」と

をこの順序で繰り返して生成する第3のデータ生成方法、交互に値「0」と値「 1」とをこの順序で繰り返して生成する第4のデータ生成方法のいずれかにより 生成することを特徴としている。

[0017]

また、請求項9記載の発明は、請求項5乃至8のいずれか1に記載の半導体記憶装置のテスト回路に係り、上記高速アドレス発生回路は、外部アドレス取込・ラッチ回路と、内部アドレス発生回路とを備え、上記外部アドレス取込・ラッチ回路は、上記外部アドレスを取り込み、ラッチして上記ラッチアドレスとして上記高速データ発生回路に供給するとともに、上記取り込んだ上記外部アドレスを上記内部アドレス発生回路に転送し、上記内部アドレス発生回路は、上記外部アドレス取込・ラッチ回路から供給される上記外部アドレスを含むn個の上記内部アドレスを上記高速クロックに同期して発生することを特徴としている。

[0018]

また、請求項10に係る半導体記憶装置は、請求項5乃至9のいずれか1に記載の半導体記憶装置のテスト回路を備えていることを特徴としている。

[0019]

また、請求項11に係る半導体装置は、請求項5乃至9のいずれか1に記載の 半導体記憶装置のテスト回路を備えていることを特徴としている。

[0020]

【発明の実施の形態】

以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。

図1は、この発明の一実施例である半導体記憶装置のテスト方法を適用した半 導体記憶装置の一部の構成を示すブロック図である。

この例の半導体記憶装置は、テスト回路11と、RAMマクロ12とを有している。テスト回路11は、PLL制御回路(PLLCTC; PLL Controlling Circuit)13と、PLLC14と、高速制御信号発生回路15と、高速アドレス発生回路16と、高速データ発生回路17と、接続切替回路18と、制御バス19~22とから構成されている。

[0021]

PLL制御回路13は、外部から供給される外部クロックECK、外部チップセレクト信号ECSB、外部ライトイネーブル信号EWEB、テスト切替信号HSPT、外部アドレスEADに基づいて、制御バス19を介してPLLC14を制御する。外部チップセレクト信号ECSBは、外部から供給されるコマンドの受け付けを許可するローアクティブの信号である。すなわち、テスト回路11は、外部チップセレクト信号ECSBが"L"レベルの時、外部から供給される外部ライトデータETDのRAMマクロ12への書き込みを指示するライトコマンドWCM又はRAMマクロ12から読み出されたリードデータTQの外部への読み出しを指示するリードコマンドRCMの受け付けが許可される。一方、テスト回路11は、外部チップセレクト信号ECSBが"H"レベルの時、コマンドの受け付けが許可されないNOP(No Operation)状態となる。

[0022]

外部ライトイネーブル信号EWEBは、外部から供給される外部ライトデータTDのRAMマクロ12への書き込み又はRAMマクロ12から読み出されたリードデータTQの外部への読み出しを許可するためのローアクティブの信号である。すなわち、テスト回路11は、外部チップセレクト信号ECSBが"L"レベルの時に、外部ライトイネーブル信号EWEBが"L"レベルであると、外部クロックECKの立ち上がりに同期して、ライトコマンドWCMを受け付ける。一方、外部チップセレクト信号ECSBが"L"レベルの時に、外部ライトイネーブル信号EWEBが"H"レベルであると、テスト回路11は、リードコマンドRCMを受け付ける。テスト切替信号HSPTは、"H"レベルの時にPLLC14から出力されるPLLクロックPCKを用いた高速テストを指示し、"L"レベルの時に外部から供給される外部クロックECKを用いた通常テストを指示する信号である。

[0023]

PLLC14は、PLL制御回路13に制御され、高速テスト時に、外部クロックECKの周波数のn倍(nは自然数、例えば、4)の周波数を有し、外部クロックECKに同期したPLLクロックPCKを発生する。高速制御信号発生回

路15は、外部から供給される外部クロックECK、外部チップセレクト信号ECSB、外部ライトイネーブル信号EWEB、テスト切替信号HSPT、外部アドレスEADに基づいて高速テストにおいて用いる内部チップセレクト信号ICSB、内部ライトイネーブル信号IWEBを発生するとともに、テスト切替信号HSPTが"H"レベルのときにPLLC14から供給されるPLLクロックPCKを内部クロックICKとして出力する。

[0024]

高速アドレス発生回路16は、図2に示すように、外部アドレス取込・ラッチ回路21と、内部アドレス発生回路22と、制御バス23とから構成されている。外部アドレス取込・ラッチ回路21は、リードコマンドRCMを受け付けた後に供給される外部アドレスEADを取り込み、ラッチした後、ラッチアドレスLADとして高速データ発生回路17に供給する。また、外部アドレス取込・ラッチ回路21は、取り込んだ外部アドレスEADを制御バス23を介して内部アドレス発生回路22に転送する。外部アドレスEADは、RAMマクロ12から読み出すべき1ビットのデータの記憶領域を指定するためのものである。内部アドレス発生回路22は、外部アドレス取込・ラッチ回路21から制御バス23を介して供給される外部アドレスEADを含む4つの内部アドレスIADをPLLクロックPCKの立ち上がりに同期して発生する。例えば、外部アドレスEADが(2,0)である場合、4つの内部アドレスIADは(0,0)、(1,0)、(2,0)、(3,0)となる。ここで、(x,y)とは、xが2進数の4ビットのロウアドレスを16進数で表したものである。

[0025]

高速データ発生回路17は、高速テストのライト時に、外部から供給される外部クロックECK、外部チップセレクト信号ECSB、外部ライトイネーブル信号EWEB、テスト切替信号HSPT、外部アドレスEADと、PLLC14から供給されるPLLクロックPCKとに基づいて、RAMマクロ12の外部アドレスEADを含むnビット分のアドレスADに対応したnビット分の内部ライトデータITDを発生する。また、高速データ発生回路17は、高速テストのリー

ド時に、外部から供給される外部クロックECK、外部チップセレクト信号ECSB、外部ライトイネーブル信号EWEB、テスト切替信号HSPT、外部アドレスEADと、PLLC14から供給されるPLLクロックPCKとに基づいて、RAMマクロ12から読み出され、接続切替回路18を介して供給されたnビットの内部リードデータITQの中から外部アドレスEADに対応した1ビットのリードデータを選択し、外部リードデータETQとして出力する。

[0026]

高速データ発生回路17は、図3に示すように、リードデータ選択回路24と 、データアウトバッファ回路25とを有している。リードデータ選択回路24は 、イクスクルーシブノアゲート31~38と、2入力アンドゲート39~47と 、3入力アンドゲート48と、ノアゲート49と、インバータ50~52と、デ ィレイ53と、切替信号発生回路54と、トランスファゲート55及び56とか ら構成されている。イクスクルーシブノアゲート31は、外部アドレス取込・ラ ッチ回路21から供給されるラッチアドレスLADを構成するロウアドレスの第 1位ビットLxnと、内部アドレス発生回路22から供給される内部アドレスI ADを構成するロウアドレスの第1位ビットix ηとが一致した場合に"H"レベ ルの出力データを出力する。同様に、イクスクルーシブノアゲート32は、ラッ チアドレスLADを構成するロウアドレスの第2位ビットLx 1 と、内部アドレ スIADを構成するロウアドレスの第2位ビットix 」とが一致した場合に"H" レベルの出力データを出力する。イクスクルーシブノアゲート33は、ラッチア ドレスLADを構成するロウアドレスの第3位ビットLxっと、内部アドレスI ADを構成するロウアドレスの第3位ビットix₂とが一致した場合に"H"レベ ルの出力データを出力する。イクスクルーシブノアゲート34は、ラッチアドレ スLADを構成するロウアドレスの第4位ビットLxaと、内部アドレスIAD を構成するロウアドレスの第4位ビットix3とが一致した場合に"H"レベルの 出力データを出力する。

[0027]

また、イクスクルーシブノアゲート35は、外部アドレス取込・ラッチ回路2 1から供給されるラッチアドレスLADを構成するカラムアドレスの第1位ビッ

[0028]

2入力アンドゲート39は、イクスクルーシブノアゲート31の出力データと、イクスクルーシブノアゲート32の出力データとの論理積を取る。2入力アンドゲート40は、イクスクルーシブノアゲート33の出力データと、イクスクルーシブノアゲート34の出力データとの論理積を取る。2入力アンドゲート41は、アンドゲート39の出力データと、アンドゲート40の出力データとの論理積を取る。2入力アンドゲート42は、イクスクルーシブノアゲート35の出力データと、イクスクルーシブノアゲート36の出力データとの論理積を取る。2入力アンドゲート43は、イクスクルーシブノアゲート37の出力データと、イクスクルーシブノアゲート38の出力データとの論理積を取る。2入力アンドゲート44は、アンドゲート42の出力データと、アンドゲート43の出力データとの論理積を取る。

[0029]

インバータ50は、PLLクロックPCKを反転する。2入力アンドゲート45は、インバータ50の出力データと、リードイネーブル信号REとの論理積を取る。リードイネーブル信号REは、外部クロックECKの1サイクルの間にRAMマクロ12から4ビットのデータを読み出すことを許可するために"H"レベ

ルになる信号であり、高速制御信号発生回路15から供給される。3入力アンド ゲート48は、アンドゲート41の出力データと、アンドゲート44の出力デー タと、アンドゲート45の出力データとの論理積を取り、その結果を選択信号R HITとして出力する。ディレイ53は、リードイネーブル信号REを外部クロ ックECKの1サイクル分だけ遅延する。インバータ51は、ディレイ53の出 力データを反転する。ノアゲート49は、外部クロックECKと、インバータ5 1の出力データとの論理和を取り、その結果を反転してデータイネーブル信号D Eとして出力する。切替信号発生回路 5 4 は、選択信号 R H I T の立ち下がりで 変化する切替信号RHSを発生する。2入力アンドゲート46は、選択信号RH ITと、切替信号RHSとの論理積を取る。トランスファゲート55は、アンド ゲート46の出力信号が"H"レベルの時、RAMマクロ12から読み出され、接 続切替回路18を介して供給された4ビットの内部リードデータITQのうち、 外部アドレスEADに対応し、かつ、奇数番目の1ビットのデータだけを出力す る。インバータ52は、切替信号RHSを反転する。2入力アンドゲート47は 、選択信号RHITと、インバータ52の出力データとの論理積を取る。トラン スファゲート56は、アンドゲート47の出力信号が"H"レベルの時、RAMマ クロ12から読み出され、接続切替回路18を介して供給された4ビットの内部 リードデータITQのうち、外部アドレスEADに対応し、かつ、偶数番目の1 ビットのデータだけを出力する。

[0030]

データアウトバッファ回路25は、分周回路61と、アンドゲート62及び63と、ラッチ64~66と、トランスファゲート67及び68と、インバータ69~75とから構成されている。分周回路61は、ディレイ・フリップフロップ(DFF)からなり、外部クロックECKを2分の1に分周した分周クロックECKSを出力する。アンドゲート62は、分周クロックECKSとデータイネーブル信号DEとの論理積を取る。ラッチ64は、インバータ70及び71から構成されており、トランスファゲート55の出力データをラッチする。トランスファゲート67は、アンドゲート62の出力データが"H"レベルの時、外部クロックECKの立ち下がりに同期して、ラッチ64の出力データを出力する。インバ

ータ69は、分周クロックECKSを反転する。アンドゲート63は、インバータ69の出力データとデータイネーブル信号DEとの論理積を取る。ラッチ65は、インバータ72及び73から構成されており、トランスファゲート56の出力データをラッチする。トランスファゲート68は、アンドゲート63の出力データが"H"レベルの時、外部クロックECKの立ち下がりに同期して、ラッチ65の出力データを出力する。ラッチ66は、インバータ74及び75から構成されており、トランスファゲート67又は68の出力データをラッチした後、外部リードデータETQとして出力する。

[0031]

図1に示す接続切替回路18は、テスト切替信号HSPTが"L"レベルの時、外部から供給される、外部アドレスEAD、外部クロックECK、外部ライトデータTD、外部チップセレクト信号ECSB、外部ライトイネーブル信号EWEBを、それぞれアドレスAD、クロックCK、ライトデータTD、チップセレクト信号CSB、ライトイネーブル信号WEBとしてRAMマクロ12に供給するとともに、RAMマクロ12から読み出されたデータを外部リードデータTQとして外部に出力する。一方、テスト切替信号HSPTが"H"レベルの時、接続切替回路18は、高速アドレス発生回路16から供給される内部アドレスIADと、高速制御信号発生回路15から供給される内部クロックICK、内部チップセレクト信号ICSB、内部ライトイネーブル信号IWEBと、高速データ発生回路17から供給される内部ライトデータITDを、それぞれアドレスAD、クロックCK、ライトデータTD、チップセレクト信号CSB、ライトイネーブル信号WEBとしてRAMマクロ12に供給するとともに、RAMマクロ12から読み出されたデータを内部リードデータITQとして高速データ発生回路17に供給する。

[0032]

RAMマクロ12は、接続切替回路18から供給されるライトイネーブル信号WEBに基づいて、接続切替回路18から供給されるライトデータTDを、接続切替回路18から供給されるアドレスADに対応した記憶領域に、接続切替回路18から供給されるクロックCKに同期して記憶する。また、RAMマクロ12

は、接続切替回路18から供給されるアドレスADに対応した記憶領域から、接続切替回路18から供給されるクロックCKに同期してリードデータTQを読み出す。

[0033]

ここで、図4に高速制御信号発生回路15及び接続切替回路18における、PLLクロックPCKと、外部クロックECK、テスト切替信号HSPTと、内部クロックICKと、クロックCKとの関係を示す。通常テスト時においては、図4(3)に示すテスト切替信号HSPTは"L"レベルであり、高速制御信号発生回路15には図4(1)に示すPLLクロックPCKは供給されず、また接続切替回路18は、図4(2)に示す外部クロックECKをクロックCKとしてRAMマクロ12に供給する(図4(5)参照)。一方、高速テスト時においては、図4(3)に示すテスト切替信号HSPTは"H"レベルであり、高速制御信号発生回路15には図4(1)に示すPLLクロックPCKが供給されるので、高速制御信号発生回路15には図4(1)に示すPLLクロックPCKが供給されるので、高速制御信号発生回路15には図4(4)に示すように、図4(1)に示すPLLクロックPCKを内部クロックICKとして接続切替回路18に供給する。したがって、接続切替回路18は、図4(4)に示す内部クロックICKをクロックCKとしてRAMマクロ12に供給する(図4(5)参照)。

[0034]

次に、上記構成の半導体記憶装置におけるテスト方法について説明する。まずこのテスト方法の概要について図5に示すタイミング・チャートを参照して説明する。図5(3)に示すように、テスト切替信号HSPTを"H"レベルとした後、設定サイクルTSでは、図5(1)に示す外部クロックECKの1サイクル当たりのPLLC14の発生するPLLクロックPCK(図5(2)参照)のパルス数n(nは自然数)と、内部アドレスIADの生成方法と、内部ライトデータITDの生成方法とを設定する。この設定方法の一例としては、テスト切替信号HSPTが"H"レベル、外部チップセレクト信号ECSBが"H"レベルの状態において、外部ライトイネーブル信号EWEBを"L"レベルとし、外部アドレスEADにアドレスキーを入力し、外部クロックECKの立ち上がりでモードエントリするというものがある。ここで、内部アドレスIADの生成方法とは、例えば

、最初に与えた外部アドレスEADからその番地を順次インクリメントしてn個分の内部アドレスIAD $_k$ (=EAD)(kは自然数), IAD $_{k+1}$ (=EAD+1),…, IAD $_{k+n-1}$ (=EAD+n-1)を生成するのか、最初に与えた外部アドレスEADからその番地を順次デクリメントしてn個分の内部アドレスIAD $_k$ (=EAD)(kは自然数), IAD $_{k-1}$ (=EAD-1),…, IAD $_k$ (=EAD-n+1)を生成するのか、あるいは最初に与えた外部アドレスEADを含むn個ごとに区切られたn個の内部アドレスIAD0, IAD1,…, IADk(=EAD)(kは自然数),… IΑDn-1を生成するのかのいずれかをいう。また、内部ライトデータITDの生成方法とは、例えば、値「1」をn個連続するのか、値「0」をn個連続するのか、「1010101…」と交互に値「1」と値「0」とを繰り返すのか、「010101…」と交互に値「1」と値「0」とを繰り返すのかをいう。

[0035]

次に、ライトサイクルTWでは、図5(4)及び(5)に示すように、外部チップセレクト信号ECSBを"L"レベルに設定するとともに、外部ライトイネーブル信号EWEBを所定期間"L"レベルに設定することにより、テスト回路11がライトコマンドWCMを受け付ける。そして、図5(8)及び(6)に示すように、RAMマクロ12に書き込むべき外部ライトデータETD及びこの外部ライトデータETDが書き込まれる記憶領域を指定するための外部アドレスEADを外部からテスト回路11に供給する。図5(8)において、「0」は、外部ライトデータETDが値「0」であることを表している。また、図5(6)において、「0」は、外部アドレスEADが(0,0)であること、すなわち、ロウアドレスが2進数で4ビットの値「0000」であり、カラムアドレスが2進数で4ビットの値「0000」であることを表している。

[0036]

このライトサイクルTWでは、図5(9)に示すように、高速データ発生回路 17において外部クロックECKの1サイクルに対してnビット分の内部ライト データITDが発生され、これらnビット分の内部ライトデータITDが、高速 アドレス発生回路16において発生されたnビット分の内部アドレスIAD(図 5(7)参照)に対応したRAMマクロ12の記憶領域に書き込まれる。この場合の内部ライトデータITDの生成及び内部アドレスIADの生成は、上記した設定サイクルTSで設定された内部ライトデータITDの生成方法と内部アドレスIADの生成方法とに従って行われる。図5(9)において、「 $0\sim n-1$ 」は、上記した設定サイクルTSで設定された内部ライトデータITDの生成方法に従って高速データ発生回路17においてn個の内部ライトデータITDが生成されていることを表している。図5(7)において、図中左から1番目の「 $0\sim n-1$ 」は、上記した設定サイクルTSで設定された内部アドレスIADの生成方法に従って生成されたn個の内部アドレスIADが接続切替回路18を介してRAMマクロ12に供給されていることを表している。また、図5(12)において、図中左から1番目の「 $0\sim n-1$ 」は、RAMマクロ12に高速アドレス発生回路17から接続切替回路18を介してn 個の内部アドレスIADが供給され、このn 個の内部アドレスIADに従ってn 個のライトデータTDの書き込み処理が行われていることを表している。

なお、このライトサイクルTWに順次続く外部クロックECKの各サイクルにおいて外部アドレスEADにnをインクリメント又はデクリメントした新たな外部アドレスEADをテスト回路11に供給するとともに、外部データETDを供給する処理を繰り返すと、RAMマクロ12のすべての記憶領域に所望のデータを書き込むことができる。

[0037]

次に、第1のリードサイクルTR1では、図5(4)及び(5)に示すように、外部チップセレクト信号ECSBを"L"レベルに設定するとともに、外部ライトイネーブル信号EWEBを"H"レベルに設定することにより、テスト回路11がリードコマンドRCMを受け付ける。そして、図5(6)に示すように、RAMマクロ12から外部リードデータETQとして読み出すべきデータの記憶領域を指定するための外部アドレスEADを外部からテスト回路11に供給する。図5(6)において、「0」は、外部アドレスEADが(0,0)であること、すなわち、ロウアドレスが2進数で4ビットの値「0000」であり、カラムアドレスが2進数で4ビットの値「0000」であり、カラムアドレスが2進数で4ビットの値「0000」であることを表している。

[0038]

この第1のリードサイクルTR1では、図5(7)に示すように、高速アドレス発生回路16において外部クロックECKの1サイクルに対して外部アドレスEADに対応したnビット分の内部アドレスIADが発生される。この場合の内部アドレスIADの生成は、上記した設定サイクルTSで設定された内部アドレスIADの生成方法とに従って行われる。図5(7)において、図中左から2番目の「0~n−1」は、上記した設定サイクルTSで設定された内部アドレスIADの生成方法に従って生成されたn個の内部アドレスIADがRAMマクロ12に供給されていることを表している。また、図5(12)において、図中左から2番目の「0~n−1」は、RAMマクロ12において高速アドレス発生回路17から接続切替回路18を介して供給されたn個の内部アドレスIADに従ってn個のリードデータTQの読み出し処理が行われていることを表している。

[0039]

これにより、図5(10)に示すように、RAMマクロ12のn個の内部アドレスIADに対応した記憶領域からn個のリードデータTQが読み出され、接続切替回路18を介してn個の内部リードデータITQとして高速データ発生回路17に供給される。したがって、高速発生回路17は、図5(11)に示すように、n個の内部リードデータITQの中から外部アドレスEADに一対一に対応した1ビットの内部リードデータITQを選択し、外部リードデータETQとして外部に出力する。

そして、この第1のリードサイクルTR1に順次続く外部クロックECKの各サイクルにおいて外部アドレスEADに1をインクリメントした新たな外部アドレスEADをテスト回路11に供給する処理を繰り返すと、RAMマクロ12のすべての記憶領域から所望のデータを読み出すことができる。図5においては、第2~第4のリードサイクルTR2~TR4を示している。

[0040]

次に、上記した第1~第4のリードサイクル T_{R1} ~ T_{R4} の詳細について、図6に示すフローチャート及び図7に示すタイミング・チャートを参照して説明する。ここでは、一例として、上記したnが4、すなわち、PLLクロックPC

Kが外部クロックECKの4倍の周波数を有しており、外部アドレスEADとして(2,0)、(3,0)、(0,0)、(1,0) を順に与えた場合について説明する。

まず、テスト回路11において、リードコマンドRCMが受け付けられる(図6のステップSP1)と、図7(1)に示す外部クロックECKの第1のリードサイクルTR1では、図2に示す外部アドレス取込・ラッチ回路21が図7(2)に示す外部アドレスEAD(今の場合、(2,0))を取り込む(ステップSP2)とともに、PLLC14が外部クロックECKの立ち上がりに同期して、外部クロックECKの1サイクルに対し4個のパルスを有する、すなわち、周波数が4倍のPLLクロックPCK(図7(5)参照)を出力する(ステップSP3)。これと同時に、高速制御信号15、高速アドレス発生回路16及び高速データ発生回路17に外部チップセレクト信号ECSB及び外部ライトイネーブル信号EWEBが供給される(ステップSP4)。次に、図2に示す外部アドレス取込・ラッチ回路21は、外部アドレスEADをラッチしてラッチアドレスLAD(今の場合、(2,0))(図7(4)参照)として高速データ発生回路17に供給する(ステップSP5)とともに、制御バス23を介して内部アドレス発生回路22に外部アドレスEADを転送する(ステップSP6)。

[0041]

次に、図7(1)に示す外部クロックECKの第2のリードサイクル T_{R2} では、外部アドレス取込・ラッチ回路21が図7(2)に示す外部アドレスEAD(今の場合、(3,0))を取り込む(ステップSP2)。次に、外部アドレス 取込・ラッチ回路21は、外部アドレスEADをラッチしてラッチアドレスLAD(今の場合、(3,0))(図7(4)参照)として高速データ発生回路17に供給する(ステップSP5)とともに、制御バス23を介して内部アドレス発生回路22に外部アドレスEADを転送する(ステップSP6)。

 同期して発生する(ステップSP7)。また、図7(1)に示す外部クロックECKの第1及び第2のリードサイクルTR1及びTR2では、上記した処理と並行して、高速制御信号発生回路15は、外部チップセレクト信号ECSB及び外部ライトイネーブル信号EWEBに基づいて、内部チップセレクト信号ICSB及び内部ライトイネーブル信号IWEBを発生するとともに、PLLクロックPCK及び外部アドレスEADに基づいて、図7(7)に示すリードイネーブル信号REを発生する(ステップSP8)。

[0042]

これにより、4つの内部アドレスIADが接続切替回路18を介して4つのア ドレスAD(今の場合、(0,0)、(1,0)、(2,0)、(3,0))と してRAMマクロ12に供給されるので、RAMマクロ12の4つのアドレスA Dに対応した記憶領域から、接続切替回路18から供給されるクロックCKに同 期して4つのリードデータTQが読み出され、接続切替回路18を介して4つの 内部リードデータITQ(今の場合、4ビットのデータQ0~Q3)(図7(8)参照)として高速データ発生回路17に供給される(ステップSP9)。高速 データ発生回路17では、図3に示すリードデータ選択回路24において、外部 アドレス取込・ラッチ回路21から供給されるラッチアドレスLADを構成する ロウアドレス ($L \times 3$, $L \times 2$, $L \times 1$, $L \times 0$) と、内部アドレス発生回路 2 2から供給される内部アドレスIADを構成するロウアドレス(ix3,ix2 ,ix1,ix0)とが比較されるとともに、ラッチアドレスLADを構成する カラムアドレス (Ly3, Ly2, Ly1, Ly0) と、内部アドレスIADを 構成するカラムアドレス(iy3,iy2,iy1,iy0)とが比較され、ロ ウアドレスのすべてのビット及びカラムアドレスのすべてのビットが一致すると 、3入力アンドゲート48からはPLLクロックPCKに同期して、図7(9) に示す"H"レベルの選択信号RHITが出力される。したがって、トランスファ ゲート55からは、図7(8)に示す4つの内部リードデータITQのうち、外 部アドレスEAD(今の場合、(2,0))に対応し、かつ、奇数番目の1ビッ トのデータだけが出力される。

[0043]

次に、図7(1)に示す外部クロックECKの第3のリードサイクルTR3では、外部アドレス取込・ラッチ回路21が図7(2)に示す外部アドレスEAD(今の場合、(0,0))を取り込む(ステップSP2)。次に、外部アドレス 取込・ラッチ回路21は、外部アドレスEADをラッチしてラッチアドレスLAD(今の場合、(0,0))(図7(4)参照)として高速データ発生回路17に供給する(ステップSP5)とともに、制御バス23を介して内部アドレス発生回路22に外部アドレスEADを転送する(ステップSP6)。

一方、内部アドレス発生回路22は、外部アドレス取込・ラッチ回路21から制御バス23を介して供給される外部アドレスEAD(今の場合、(3,0))を含む4つの内部アドレスIAD(今の場合、(0,0)、(1,0)、(2,0)、(3,0))(図7(6)参照)をPLLクロックPCKの立ち上がりに同期して発生する(ステップSP7)。また、図7(1)に示す外部クロックECKの第2及び第3のリードサイクルTR2及びTR3では、上記した処理と並行して、高速制御信号発生回路15は、外部チップセレクト信号ECSB及び外部ライトイネーブル信号EWEBに基づいて、内部チップセレクト信号ICSB及び内部ライトイネーブル信号IWEBを発生するとともに、PLLクロックPCK及び外部アドレスEADに基づいて、図7(7)に示すリードイネーブル信号REを発生する(ステップSP8)。

[0044]

これにより、4つの内部アドレスIADが接続切替回路18を介して4つのアドレスAD(今の場合、(0,0)、(1,0)、(2,0)、(3,0))としてRAMマクロ12に供給されるので、RAMマクロ12の4つのアドレスADに対応した記憶領域から、接続切替回路18から供給されるクロックCKに同期して4つのリードデータTQが読み出され、接続切替回路18を介して4つの内部リードデータITQ(今の場合、4ビットのデータQ0~Q3)(図7(8)参照)として高速データ発生回路17に供給される(ステップSP9)。高速データ発生回路17では、図3に示すリードデータ選択回路24において、外部アドレス取込・ラッチ回路21から供給されるラッチアドレスLADを構成するロウアドレス(Lx3,Lx2,Lx1,Lx0)と、内部アドレス発生回路2

2から供給される内部アドレスIADを構成するロウアドレス(ix $_3$, ix $_2$, ix $_1$, ix $_0$)とが比較されるとともに、ラッチアドレスLADを構成するカラムアドレス(Ly $_3$, Ly $_2$, Ly $_1$, Ly $_0$)と、内部アドレスIADを構成するカラムアドレス(iy $_3$, iy $_2$, iy $_1$, iy $_0$)とが比較され、ロウアドレスのすべてのビット及びカラムアドレスのすべてのビットが一致すると、3入力アンドゲート48からはPLLクロックPCKに同期して、図7(9)に示す"H"レベルの選択信号RHITが出力される。したがって、トランスファゲート56からは、図7(8)に示す4つの内部リードデータITQのうち、外部アドレスEAD(今の場合、(3,0))に対応し、かつ、偶数番目の1ビットのデータだけが出力される。

[0045]

さらに、図3に示すデータアウトバッファ回路25において、トランスファゲート55から出力された1ビットのデータ(今の場合、データQ2)がラッチ64においてラッチされる。一方、リードデータ選択回路24においては、外部クロックECKとリードイネーブル信号REとに基づいて、図7(11)に示すデータイネーブル信号DEが生成される。これにより、データアウトバッファ回路25において、ラッチ64でラッチされた1ビットのデータ(今の場合、データQ2)が、外部クロックECKの立ち下がりに同期したアンドゲート62の出力データにより開かれたトランスファゲート66から出力され、インバータ69により反転された後、図7(12)に示す外部リードデータETQとして出力される(ステップSP10)。したがって、図示せぬテスト装置では、外部クロックECKに同期して、外部アドレスEADに一対一に対応した外部リードデータETQの値に基づいて、RAMマクロ12の外部アドレスEADに対応した1個のメモリセルが使用可能(バス(pass))か使用不能(フェイル(fail))かをリアルタイムで判断することができる。

[0046]

次に、図7 (1) に示す外部クロックECKの第4のリードサイクル T_{R4} では、外部アドレス取込・ラッチ回路 2 1 が図 7 (2) に示す外部アドレスEAD(今の場合、(1,0))を取り込む(ステップSP2)。次に、外部アドレス

取込・ラッチ回路 21 は、外部アドレス EAD をラッチしてラッチアドレス EAD をついます。 EAD を回路 EAD EAD を回路 EAD EAD を回路 EAD EA

一方、内部アドレス発生回路 2 2 は、外部アドレス取込・ラッチ回路 2 1 から制御バス 2 3 を介して供給される外部アドレス E A D(今の場合、(0,0))を含む 4 つの内部アドレス I A D(今の場合、(0,0)、(1,0)、(2,0)、(3,0))(図 7(6)参照)を P L L クロック P C K の立ち上がりに同期して発生する(ステップ S P 7)。また、図 7(1)に示す外部クロック E C K の第 3 及び第 4 のリードサイクル T R 3 及び T R 4 では、上記した処理と並行して、高速制御信号発生回路 1 5 は、外部チップセレクト信号 E C S B 及び外部ライトイネーブル信号 E W E B に基づいて、内部チップセレクト信号 I C S B 及び内部ライトイネーブル信号 I W E B を発生するとともに、 P L L クロック P C K 及び外部アドレス E A D に基づいて、図 7(7)に示すリードイネーブル信号 R E を発生する(ステップ S P 8)。

[0047]

これにより、4つの内部アドレスIADが接続切替回路18を介して4つのアドレスAD(今の場合、(0,0)、(1,0)、(2,0)、(3,0))としてRAMマクロ12に供給されるので、RAMマクロ12の4つのアドレスADに対応した記憶領域から、接続切替回路18から供給されるクロックCKに同期して4つのリードデータTQが読み出され、接続切替回路18を介して4つの内部リードデータITQ(今の場合、4ビットのデータQ0~Q3)(図7(8)参照)として高速データ発生回路17に供給される(ステップSP9)。高速データ発生回路17では、図3に示すリードデータ選択回路24において、外部アドレス取込・ラッチ回路21から供給されるラッチアドレスLADを構成するロウアドレス(Lx3,Lx2,Lx1,Lx0)と、内部アドレス発生回路22から供給される内部アドレスIADを構成するロウアドレス(Lx3,ix2,ix1,ix0)とが比較されるとともに、ラッチアドレスLADを構成するカラムアドレス(Ly3,Ly2,Ly1,Ly0)と、内部アドレスIADを

構成するカラムアドレス(i y 3, i y 2, i y 1, i y 0)とが比較され、ロウアドレスのすべてのビット及びカラムアドレスのすべてのビットが一致すると、3入力アンドゲート48からはPLLクロックPCKに同期して、図7(9)に示す"H"レベルの選択信号RHITが出力される。したがって、トランスファゲート56からは、図7(8)に示す4つの内部リードデータITQのうち、外部アドレスEAD(今の場合、(0,0))に対応し、かつ、奇数番目の1ビットのデータだけが出力される。

[0048]

さらに、図3に示すデータアウトバッファ回路25において、トランスファゲート55から出力された1ビットのデータ(今の場合、データQ3)がラッチ64においてラッチされる。一方、リードデータ選択回路24においては、外部クロックECKとリードイネーブル信号REとに基づいて、図7(11)に示すデータイネーブル信号DEが生成される。これにより、データアウトバッファ回路25において、ラッチ64でラッチされた1ビットのデータ(今の場合、データQ3)が、外部クロックECKの立ち下がりに同期したアンドゲート62の出力データにより開かれたトランスファゲート66から出力され、インバータ69により反転された後、図7(12)に示す外部リードデータETQとして出力される(ステップSP10)。したがって、図示せぬテスト装置では、外部クロックECKに同期して、外部アドレスEADに一対一に対応した外部リードデータETQの値に基づいて、RAMマクロ12の外部アドレスEADに対応した1個のメモリセルが使用可能(パス(pass))か使用不能(フェイル(fail))かをリアルタイムで判断することができる。

なお、これ以降の動作については、出力されるデータが異なるだけであるので、 、その説明を省略する。

[0049]

このように、この例の構成によれば、低速の外部クロックECKに同期した、その周波数が外部クロックECKの周波数の n 倍のPLLクロックPCKを用いてテスト回路11においてRAMマクロ12に対する高速なデータの書き込み及び読み出しを実現するとともに、外部クロックECKに同期して外部アドレスE

ADに一対一に対応した1ビットのデータの読み出しが可能となった。したがって、読み出された1ビットのデータに対応したRAMマクロ12の1個のメモリセルが使用可能(パス(pass))か使用不能(フェイル(fail))かをリアルタイムで判断することができる。これにより、上記した半導体記憶装置のテスト方法を、RAMマクロ12の電気的特性等を検査し、欠陥メモリセルを含む列又は行を冗長メモリセルの列又は行に置換するメモリセルの救済を行うプローブテスト工程に用いることができる。また、上記した半導体記憶装置のテスト方法では、1つの外部アドレスEADをテスト回路11に与えるだけでn個の内部ライトデータITDの書き込みが高速なPLLクロックPCKに同期して行われるので、その分だけテスト時間を短縮することができる。

[0050]

以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。

例えば、上述の実施例においては、外部クロックの逓倍の内部クロックを発生する回路としてPLLCを用いる例を示したが、これに限定されず、遅延同期ループ回路(DLLC; Delay Locked Loop Circuit)を用いても良い。

また、上述の実施例においては、図5に示すライトサイクルTWの時に外部から供給する外部アドレスEADと、第1のリードサイクルTR1の時に外部から供給する外部アドレスEADとが同一である例を示したが、これに限定されず、これらの外部アドレスEADは異なっていても良い。

また、上述の実施例においては、内部アドレス発生回路22は、外部アドレス取込・ラッチ回路21から制御バス23を介して供給される外部アドレスEADを含む4つの内部アドレスIADをPLLクロックPCKの立ち上がりに同期して発生する例を示したが、これに限定されない。例えば、内部アドレス発生回路22は、外部アドレス取込・ラッチ回路21から制御バス23を介して供給される外部アドレスEADを含む4つの内部アドレスIADをPLLクロックPCKの立ち下がりに同期して発生するように構成しても良い。

また、上述の実施例においては、nが4である例を示したが、これに限定され

ページ: 27/

ず、nは2,3,5,6,7,8,12,16,32,64のいずれでも良い。また、上述の実施例においては、この発明をRAMマクロを有する半導体記憶装置のテストに適用する例を示したが、これに限定されず、この発明は、SRAM等の半導体記憶装置単体、あるいはSRAMやDRAM等の半導体記憶装置を混載したSOCやASIC (Application Specific Integrated Circuit) にも適用することができる。上記したDRAMとしては、通常の同期型DRAMの他、DDR (Double Data Rate) 動作可能な同期型DRAMや、ラムバスDRAM (Rambus DRAM) (商標名)と呼ばれる高速なデータ転送が可能なDRAMがある。ここで、DDR動作とは、クロックの立ち上がりと立ち下がりの両エッジに同期してデータの入出力を制御することにより、従来の同期型DRAMと比べて2倍のデータ転送レートで動作することを意味している。

[0051]

【発明の効果】

以上説明したように、この発明の構成によれば、外部クロックの周波数の n 倍 (n は自然数) の周波数を有し、外部クロックに同期した高速クロックに同期して、半導体記憶装置の記憶部に書き込むべき 1 ビット分のデータの記憶領域を指定するために供給される外部アドレスを含む n 個の内部アドレスを発生するとともに、高速クロックに同期して n 個の内部アドレスに対応した n ビットの内部ライトデータを発生して記憶部に書き込む第 1 のステップと、記憶部から読み出すべき 1 ビット分のデータの記憶領域を指定するために供給される外部アドレスをラッチし、外部アドレスを含む n 個の内部アドレスを高速クロックに同期して発生するとともに、高速クロックに同期して n 個の内部アドレスに対応した n ビットの内部リードデータを記憶部から読み出し、 n 個の内部アドレスのうち、ラッチした外部アドレスと一致した内部アドレスに対応した内部リードデータを出力する第 2 のステップとを有している。

したがって、低速な外部クロックを逓倍した高速な内部クロックを用いた場合であっても、1つの外部アドレスに対し一対一に対応した読み出しデータを得ることができる。また、記憶部に対するデータの書き込み時間が通常のn分の1になるので、その分テスト時間を短縮することができる。

【図面の簡単な説明】

【図1】

この発明の一実施例である半導体記憶装置のテスト方法を適用した半導体記憶 装置の一部の構成を示すブロック図である。

【図2】

同装置を構成する高速アドレス発生回路16の構成を示すブロック図である。

【図3】

同装置を構成する高速データ発生回路 1 7 の一部の構成を示すブロック図である。

【図4】

高速制御信号発生回路15及び接続切替回路18における、PLLクロックPCKと、外部クロックECK、テスト切替信号HSPTと、内部クロックICKと、クロックCKとの関係を示すタイミング・チャートである。

【図5】

同方法を説明するためのタイミング・チャートである。

図6

同方法を説明するためのフローチャートである。

【図7】

同方法を説明するためのタイミング・チャートである。

【図8】

従来の半導体記憶装置のテスト方法を適用した半導体装置の一部の構成例を示すブロック図である。


【符号の説明】

- 11 テスト回路
- 12 RAMマクロ (記憶部)
- 14 PLLC (高速クロック発生回路)
- 16 高速アドレス発生回路
- 17 高速データ発生回路
- 21 外部アドレス取込・ラッチ回路


- 22 内部アドレス発生回路
- 24 リードデータ選択回路
- 25 データアウトバッファ回路

【書類名】 図面


【図1】




【図2】








【図4】




【図5】 $0\sim n-1$ T_{R4} $0 \sim n-1 \%$ RAM (12)マクロの アドレス (5) EWEB (11) ETQ (4) ECSB (3) HSPT (2) PCK (1) ECK (6) EAD (10) TQ (8) ETD (9) ITD (7) AD


【図6】



【図7】



【図8】



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 低速な外部クロックを逓倍した高速な内部クロックを用いても、1つの外部アドレスに対し一対一に対応した読み出しデータを得る。

【解決手段】 この半導体記憶装置のテスト方法では、外部クロックECKの4倍の周波数のPLLクロックPCKに同期して外部アドレスEADを含むn個の内部アドレスIADを発生し、PLLクロックPCKに同期してnビットの内部ライトデータITDを発生してRAMマクロ12に書き込んだ後、外部アドレスEADを含むn個の内部アドレスIADをPLLクロックPCKに同期して発生し、PLLクロックPCKに同期してn個の内部アドレスIADに対応したnビットの内部リードデータITQをRAMマクロ12から読み出し、n個の内部アドレスIADのうち、ラッチアドレスLADと一致した内部アドレスIADに対応した内部リードデータITQを出力する。

【選択図】 図1

特願2002-349275

出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由] 住 所

新規登録 神奈川県川崎市中原区下沼部1753番地

氏 名

NECエレクトロニクス株式会社